ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

راهنمای جامع جانبهٔ مقایسه‌گر ولتاژ CMP در میکروکنترلرهای CH32

از مقایسهٔ مستقیم دو کمیت آنالوگ با خروجی منطقی و شاخص‌های پایهٔ CMP برای انتخاب قطعه، تا خروجی تایمری، هیسترزیس قابل پیکربندی، بیداری کم‌مصرف با EXTI، فیلتر دیجیتال و ماشهٔ ترمز تایمر

در این جزوه، ترجمهٔ فارسی سند رسمی AN24001 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: مقایسه‌گر ولتاژ CMP در سری همگانی‌منظورهٔ CH32 دو کمیت آنالوگ را مقایسه و سطح منطقی متناظر را در خروجی می‌گذارد و به لطف مصرف توان پایین و پاسخ سریع، جایگزین مناسبی برای مقایسهٔ حلقه‌بازِ OPA است. انتخاب پایه‌های ورودی و خروجی، اتصال داخلی به تایمر، بیداری کم‌مصرف با وقفه، فیلتر دیجیتال و مقایسهٔ هیسترزیسی مرور می‌شود؛ سپس سه کاربرد حفاظت اضافه‌جریان با ماشهٔ ترمز تایمر، رمزگشایی عرض پالس و مقایسهٔ ولتاژ آنالوگ با DAC داخلی بررسی می‌شود.

میکروکنترلرهای همگانی CH32 · مقایسه‌گر ولتاژ CMP · انتخاب پایه‌های ورودی و خروجی · هیسترزیس 12.5~50mV · بیداری کم‌مصرف با EXTI · فیلتر دیجیتال خروجی · ماشهٔ ترمز تایمر BKIN · مقایسهٔ ولتاژ با DAC داخلی

ترجمهٔ فارسی AN24001 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | معرفی حالت‌های کاری CMP ۳

1.1 معرفی جانبهٔ CMP در CH32 ..... ۳

1.1.1 خروجی تایمری CMP ۴

1.1.2 قابلیت هیسترزیس CMP ۵

1.1.3 بیداری کم‌مصرف CMP ۶

1.1.4 فیلتر دیجیتال CMP ۶

۳ بخش ۲ | نمونه‌های کاربرد CMP ۸

2.1 نمونه‌های استفاده از CMP ۸

2.1.1 حفاظت در برابر اضافه‌جریان ۸

2.1.2 قابلیت رمزگشایی ۸

2.1.3 مقایسهٔ ولتاژ آنالوگ ۹

۴ تاریخچهٔ نسخه‌ها و بیانیه ۱۰

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۰

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۱-۱ نمودار قطعهٔ مقایسه‌گر CMP ۳

شکل ۱-۲ نمودار بلوکی جانبهٔ CMP1 ..... ۴

شکل ۱-۳ نتیجهٔ خروجی هیسترزیس ۶

شکل ۱-۴ نتیجهٔ فیلتر دیجیتال ۷

شکل ۲-۱ نمودار توپولوژی حفاظت اضافه‌جریان CMP ۸

شکل ۲-۲ نمودار نتیجهٔ رمزگشایی ۹

شکل ۲-۳ نمودار توپولوژی مقایسهٔ ولتاژ آنالوگ ۹

جدول ۱-۱ نتیجهٔ نمونه‌برداری لبه در فیلتر دیجیتال ۷

چکیده — سند AN24001 جانبهٔ مقایسه‌گر ولتاژ CMP در سری همگانی‌منظورهٔ CH32 را معرفی می‌کند: نخست کارکرد پایهٔ مقایسهٔ دو کمیت آنالوگ و سطح منطقی متناظر در خروجی و تفاوت آن با مقایسهٔ حلقه‌بازِ OPA را بیان می‌کند و قابلیت‌های اصلی (انتخاب پایه‌های ورودی و خروجی، اتصال داخلی به تایمر، بیداری کم‌مصرف با وقفه، فیلتر دیجیتال و مقایسهٔ دوگانه با هیسترزیس) را برمی‌شمارد؛ سپس با نمونهٔ CH32V205 خروجی تایمری، هیسترزیس قابل پیکربندی، بیداری با خط اختصاصی EXTI و فیلتر دیجیتال در CH32H417 را مرور می‌کند و در پایان سه کاربرد حفاظت اضافه‌جریان، رمزگشایی عرض پالس و مقایسهٔ ولتاژ آنالوگ با DAC داخلی را با نمودارهای توپولوژی توضیح می‌دهد.

مقدمه

توضیحات و دامنهٔ کاربرد

این سند به‌طور اصلی معرفی شیوهٔ استفاده از جانبهٔ CMP در سری همگانی‌منظورهٔ CH32 است؛ شاخص‌های پارامتری CMP را برای انتخاب مدل مناسب در این سری به‌اجمال بیان می‌کند و چند حالت استفاده از CMP را نیز معرفی می‌نماید.

جدول ۱ دامنهٔ کاربرد سند


دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	سری همگانی‌منظورهٔ CH32

بخش ۱

معرفی حالت‌های کاری CMP

۱.۱ معرفی جانبهٔ CMP در CH32

کاربرد مستقیم و پیش‌رویِ CMP آن است که به‌عنوان مقایسه‌گری برای دو کمیت آنالوگ به کار رود؛ پایهٔ خروجی بنا بر نتیجهٔ مقایسه، سطح منطقی متناظر را می‌گذارد: وقتی INP (ورودی مثبت) از INM (ورودی منفی) بزرگ‌تر باشد سطح خروجی بالا و وقتی INP<INM باشد سطح خروجی پایین است.



شکل ۱-۱ نمودار قطعهٔ مقایسه‌گر CMP

در مقایسه با مقایسهٔ حلقه‌بازِ OPA، مقایسه‌گر ویژگی‌های زیر را دارد:

- مصرف توان پایین.
- پاسخ سریع خروجی.


در محصولات سری همگانی‌منظورهٔ CH32 جانبهٔ CMP گنجانده شده است و قابلیت‌های اصلی آن عبارت‌اند از:

- پایه‌های ورودی و خروجی CMP قابل انتخاب‌اند.
- خروجی CMP را می‌توان به‌صورت داخلی به تایمر TIM متصل کرد.
- CMP از وقفه پشتیبانی می‌کند و از حالت کم‌مصرف بیدار می‌شود.
- CMP از فیلتر دیجیتال پشتیبانی می‌کند.
- CMP از مقایسهٔ دوگانه با هیسترزیس پشتیبانی می‌کند.

برای دیدن کارکردهای پشتیبانی‌شده در مدل‌های مختلف، به جدول پیوست سند اصلی مراجعه کنید.

◆ ۱.۱.۱ خروجی تایمری CMP

خروجی CMP را می‌توان به تایمر متصل کرد و با قابلیت ورودی‌گیری، وضعیت سطح خروجی را تشخیص داد. برای نمونه در CH32V205، نمودار بلوکی جانبهٔ CMP1 چنین است:



شکل ۱-۲ نمودار بلوکی جانبهٔ CMP1

با پیکربندی MODEx[1:0] کانال خروجی CMPx میان پورت معمولی I/O و کانال داخلی تایمر انتخاب می‌شود؛ وقتی کانال تایمر انتخاب شود، با پیکربندی ورودی‌گیری تایمر می‌توان وضعیت سطح خروجی را تشخیص داد. کد زیر خروجی را برای ورودی‌گیریِ انتخابی تایمر پیکربندی می‌کند:

```
void Input_Capture_Init( u16 arr, u16 psc )
{
    TIM_ICInitTypeDef TIM_ICInitStructure={0};
    TIM_TimeBaseInitTypeDef TIM_TimeBaseInitStructure={0};

    RCC_PB1PeriphClockCmd(RCC_PB1Periph_TIM4, ENABLE);
```

```
    TIM_TimeBaseInitStructure.TIM_Period = arr;
    TIM_TimeBaseInitStructure.TIM_Prescaler = psc;
    TIM_TimeBaseInitStructure.TIM_ClockDivision = TIM_CKD_DIV1;
    TIM_TimeBaseInitStructure.TIM_CounterMode = TIM_CounterMode_Up;
    TIM_TimeBaseInitStructure.TIM_RepetitionCounter = 0x00;
    TIM_TimeBaseInit( TIM4, &TIM_TimeBaseInitStructure);

    TIM_ICInitStructure.TIM_Channel = TIM_Channel_4;
    TIM_ICInitStructure.TIM_ICPrescaler = TIM_ICPSC_DIV1;
    TIM_ICInitStructure.TIM_ICFilter = 0x00;
    TIM_ICInitStructure.TIM_ICPolarity = TIM_ICPolarity_Rising;
    TIM_ICInitStructure.TIM_ICSelection = TIM_ICSelection_DirectTI;


    TIM_ICInit( TIM4, &TIM_ICInitStructure );

    NVIC_EnableIRQ(TIM4_IRQn);
    TIM_ITConfig( TIM4, TIM_IT_CC4, ENABLE );

    TIM_SelectInputTrigger( TIM4, TIM_TS_TI1FP1 );
    TIM_SelectSlaveMode( TIM4, TIM_SlaveMode_Reset );
    TIM_SelectMasterSlaveMode( TIM4, TIM_MasterSlaveMode_Enable );
    TIM_Cmd( TIM4, ENABLE );
}
```

◆ ۱.۱.۲ قابلیت هیسترزیس CMP

قابلیت هیسترزیس CMP برای آن است که از نوسان رفت‌وبرگشتی ولتاژ ورودی مثبت و منفی در اطراف نقطهٔ مقایسه به سبب ریپل ورودی جلوگیری کند. در سری همگانی‌منظورهٔ CH32 ولتاژ هیسترزیس قابل پیکربندی است و نیازی به افزودن قطعهٔ اضافی برای مقایسهٔ هیسترزیسی نیست. برای نمونه در CH32V205، با تنظیم بیت HYENx قابلیت هیسترزیس CMPx فعال می‌شود و ولتاژ هیسترزیس 12.5mV، 25mV یا 50mV قابل انتخاب است.



شکل ۱-۳ نتیجهٔ خروجی هیسترزیس

۱.۱.۳ بیداری کم‌مصرف CMP


مقایسه‌گر خط وقفهٔ خارجی (EXTI) اختصاصی دارد؛ این خط می‌تواند وقفه یا رویداد تولید کند و برای بیدارسازی در حالت‌های SLEEP و STOP به کار می‌رود. برای نمونه در CH32V205، هنگام استفاده از بیداری با وقفهٔ خارجی، شرایط لازم چنین است:

- فعال‌سازی قابلیت PVD؛
- پیکربندی بیت فعال‌سازی رویداد کانال وقفهٔ خارجی متناظر (EXTI_EVENR)؛
- پیکربندی ماشهٔ خروجی مقایسه‌گر؛
- پیکربندی وقفهٔ EXTI در PFIC هسته تا پاسخ درست تضمین شود؛
- فعال‌سازی CMP.

توجه: هنگام استفاده از بیداری کم‌مصرف به این نکته دقت کنید که در حالت STOP باید قابلیت فیلتر دیجیتال خاموش شود.

۱.۱.۴ فیلتر دیجیتال CMP

برای حذف لرزش ورودی CMP، جانبهٔ CMP از قابلیت فیلتر دیجیتال پشتیبانی می‌کند؛ می‌توان با تنظیم پایهٔ زمانی فیلتر دیجیتال، خروجی مقایسه را نمونه‌برداری و منتشر کرد تا تداخل سیگنال‌های فرکانس بالا حذف شود. برای نمونه در CH32H417: با پیکربندی بیت‌های FILT_BASE[2:0] مبنای زمانی نمونه‌برداری فیلتر دیجیتال خروجی CMP تنظیم می‌شود و ساعتِ تقسیم‌شده از HSE یا HSI تأمین می‌شود (با روشن‌بودن HSE از HSE و در غیر این صورت از HSI)؛ با پیکربندی بیت‌های FILT_CFG[8:0] فاصلهٔ نمونه‌برداری فیلتر تنظیم می‌شود و در پایان با تنظیم بیت FILT_EN قابلیت فیلتر دیجیتال خروجی CMP فعال می‌گردد. نتیجهٔ خروجی چنین است:



شکل ۱-۴ نتیجهٔ فیلتر دیجیتال

فرکانس ساعت فیلتر دیجیتال برابر است با حاصل‌ضرب پایهٔ زمانی فیلتر در فاصلهٔ نمونه‌برداری فیلتر؛ نتیجهٔ مؤثر، بر اساس نتیجهٔ نمونه‌برداری تک‌لبه با ساعت به دست می‌آید و جدول نتایج نمونه‌برداری لبه چنین است:

$$f_{FILT} = T_{FILT_BASE} * N_{FILT_CFG}$$

جدول ۱-۱ نتیجهٔ نمونه‌برداری لبه در فیلتر دیجیتال

نمونه‌برداری لبه	نتیجهٔ خروجی
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1

نکته: برای درستیِ نتیجهٔ خروجی، فاصلهٔ نمونه‌برداری باید بزرگ‌تر از پهنای نویز و کمتر از دو برابر پهنای نویز تنظیم شود.

بخش ۲

نمونه‌های کاربرد CMP


۲.۱ نمونه‌های استفاده از CMP

بنا بر ویژگی‌های مقایسه‌گر CMP، نمونه‌های رایج کاربرد شامل موارد زیر است:

- حفاظت در برابر اضافه‌جریان؛
- قابلیت رمزگشایی PWM؛
- مقایسهٔ ولتاژ آنالوگ.

۲.۱.۱ حفاظت در برابر اضافه‌جریان

در وقفهٔ چرخش (استال) یا اضافه‌بار موتور، جریان بیش از اندازه تولید می‌شود و اگر به‌موقع کنترل نشود به آسیب قطعه می‌انجامد. در سری همگانی‌منظورهٔ CH32، پایهٔ خروجی CMP را می‌توان به‌صورت داخلی به سیگنال ترمز تایمر متصل کرد؛ وقتی سیگنال جریان از آستانهٔ تنظیم‌شده فراتر رود، سطح بالای خروجی CMP سیگنال ترمز را فعال می‌کند تا PWM قطع شود. در این شرایط، خروجی بدون وابستگی به روند اجرای سیستم به‌سرعت قطع می‌شود.




شکل ۲-۱ نمودار توپولوژی حفاظت اضافه‌جریان CMP

برای نمونه در CH32V205، پیکربندی استفاده از خروجی CMP به‌عنوان سیگنال ترمز چنین است: با تنظیم بیت BKIN_SEL در رجیستر CMP_CTLR منبع سیگنال ترمز تایمر انتخاب می‌شود؛ وقتی BKIN_SEL=0 خروجی CMP1 و وقتی BKIN_SEL=1 خروجی CMP2 به‌عنوان منبع ترمز تایمر انتخاب می‌شود.

۲.۱.۲ قابلیت رمزگشایی

هنگام استفاده از مقایسه‌گر می‌توان کانال ورودی‌گیری تایمر را برای جمع‌آوری سیگنال به کار گرفت و بر همین اساس پهنای پالس را اندازه گرفت. سیگنال ارتباطی پروتکل QI پس از عبور از تقویت‌کنندهٔ عملیاتی OPA به‌وسیلهٔ مقایسه‌گر به موج PWM تبدیل می‌شود و با قابلیت ورودی‌گیری مقایسه‌گر، عرض پالس اندازه‌گیری می‌شود. روی ورودی منفی CMP ولتاژ

بایاس OPA اعمال می‌شود تا ولتاژ مرجع مقایسه‌گر فراهم شود؛ هنگامی که ورودی مثبت CMP از ولتاژ مرجع بالاتر باشد در پورت ورودی‌گیری تایمر یک لبه بالارونده تولید و در رجیستر تایمر ذخیره می‌شود و هنگامی که پایین‌تر از ولتاژ مرجع باشد یک لبه پایین‌رونده تولید می‌شود. زمان سپری‌شده میان دو پالس، پهنای پالس بالا/پایین است و بر همین اساس با دیوتای سطح بالا و پایین، رمزگشایی سیگنال QI انجام می‌شود.




شکل ۲-۲ نمودار نتیجهٔ رمزگشایی

۲.۱.۳ مقایسهٔ ولتاژ آنالوگ

در مقایسه با گرفتن نمونه و مقایسه با ADC، مقایسهٔ ولتاژ با مقایسه‌گر پاسخ سریع‌تر و مصرف جریان کمتری دارد؛ می‌توان ولتاژ آنالوگ را مقایسه کرد و از آن در حفاظت اضافه‌ولتاژ/اضافه‌دما و بیداری ولتاژی بهره گرفت.

برای نمونه در CH32V205، منبع ورودی منفی CMP مبدل DAC است؛ DAC داخلی ۴ بیتی به‌عنوان ولتاژ مرجع ورودی منفی به کار می‌رود و ورودی مثبت می‌تواند با مقسم مقاومتی، دامنهٔ ولتاژ را پایش کند. اگر ولتاژ ورودی مثبت از ولتاژ مرجع بزرگ‌تر شود، می‌توان از طریق GPIO مستقیماً منبع تغذیه را قطع کرد یا با ورود به وقفه، روند رسیدگی به اضافه‌ولتاژ را انجام داد؛ به همین ترتیب با قرار دادن یک مقاومت حرارتی به‌صورت سری، قابلیت حفاظت اضافه‌دما نیز فراهم می‌شود.



شکل ۲-۳ نمودار توپولوژی مقایسهٔ ولتاژ آنالوگ

وقتی MCU در حالت خواب یا STOP است، جانبهٔ CMP همچنان در حال کار می‌ماند؛ بنابراین می‌توان با رویداد یا وقفهٔ اختصاصی CMP آن را بیدار کرد. هنگامی که تغذیه از آستانهٔ مرجع پایین‌تر است، MCU برای صرفه‌جویی در مصرف باتری در

حالت کم‌مصرف می‌ماند؛ به‌محض آنکه ولتاژ تغذیه از مقدار مرجع بالاتر برود، CMP وقفه یا رویداد تولید می‌کند و MCU برای کار عادی بیدار می‌شود. در این حالت پایش ولتاژ، نیازی به گرفتن نمونه با جانبهٔ ADC نیست و مصرف توان به‌طور مؤثر کاهش می‌یابد.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه — تاریخچهٔ نسخه‌های سند اصلی AN24001

تاریخ	نسخه	شرح تغییرات
2026/07/08	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان — واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
CMP	مقایسه‌گر ولتاژ داخلی سری همگانی‌منظورهٔ CH32؛ دو کمیت آنالوگ را مقایسه می‌کند و طبق نتیجهٔ مقایسه سطح منطقی متناظر را در خروجی می‌گذارد
INP / INM	ورودی مثبت / منفی مقایسه‌گر؛ وقتی INP از INM بزرگ‌تر باشد خروجی در سطح بالا و در غیر این صورت در سطح پایین است
PSEL / NSEL	انتخابگر مسیر ورودی مثبت / منفی؛ در نمودار بلوکی CMP1 میان پایه‌های GPIO و منابع داخلی مانند OPA1_TO_COMP1 یا DAC_OUT1 انتخاب می‌کند
MODE1 / MODEx[1:0]	بیت‌های انتخاب کانال خروجی CMPx؛ خروجی را میان پورت معمولی I/O و کانال داخلی تایمر (مانند TIM1_CH4 تا TIM4_CH4) جابه‌جا می‌کند
HYENx	بیت فعال‌سازی هیسترزیس CMPx؛ ولتاژ هیسترزیس 12.5mV، 25mV یا 50mV را فعال می‌کند تا خروجی در اطراف نقطهٔ مقایسه نوسان نکند

واژه	یعنی چه؟
Hysteresis	هیسترزیس؛ اختلاف عمدی آستانهٔ بالا و پایین مقایسه که از کلیدزنی مکرر خروجی به سبب ریپل یا نویز ورودی جلوگیری می‌کند
EXTI / PFIC	خط وقفهٔ خارجی اختصاصی مقایسه‌گر / کنترل‌گر وقفهٔ هسته؛ مسیر تولید وقفه یا رویداد و بیدارسازی از حالت‌های SLEEP و STOP
EXTI_EVENR	رجیستر فعال‌سازی رویداد کانال وقفهٔ خارجی؛ در بیداری کم‌مصرف با CMP باید بیت رویداد کانال متناظر پیکربندی شود
PVD	آشکارساز ولتاژ تغذیه؛ در نمونهٔ CH32V205 فعال‌سازی قابلیت آن پیش‌شرط استفاده از بیداری با وقفهٔ خارجی است
BKIN_SEL / CMP_CTLR	بیت انتخاب منبع سیگنال ترمز تایمر در رجیستر CMP_CTLR؛ مقدار 0 خروجی CMP1 و مقدار 1 خروجی CMP2 را به‌عنوان منبع ترمز برمی‌گزیند
TIM_BKIN	ورودی سیگنال ترمز تایمر؛ خروجی مقایسه‌گر به‌عنوان منبع ترمز، هنگام اضافه‌جریان PWM را به‌سرعت قطع می‌کند
Digital Filter	فیلتر دیجیتال خروجی CMP؛ با FILT_BASE[2:0] (پایهٔ زمانی)، FILT_CFG[8:0] (فاصلهٔ نمونه‌برداری) و FILT_EN (فعال‌سازی) پیکربندی می‌شود
DAC	مبدل دیجیتال به آنالوگ؛ در CH32V205 مبدل داخلی ۴ بیتی منبع ولتاژ مرجع ورودی منفی مقایسه‌گر در مقایسهٔ ولتاژ آنالوگ است
OPA	تقویت‌کنندهٔ عملیاتی داخلی CH32؛ در رمزگشایی، سیگنال QI را پیش از مقایسه‌گر آماده می‌کند و ولتاژ بایاس آن مرجع ورودی منفی می‌شود

معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN24001 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com